VHDL ile FPGA Tasarımına Girişi Eğitimi

Sınıf içi yüz yüze eğitim

Ürün Kodu: ZZ.EĞİTİM PAKETİ | İlk İthalat Dönemi: Aralık 2018 | Garanti Süresi: 24 Ay

VHDL ile FPGA Tasarımına Girişi Eğitimi (Uygulamalı yüz yüze sınıf içi eğitim)

FPGA (Field Programmable Gate Array - Alanda Programlanabilir Kapı Dizileri), programlanabilir mantık blokları ve bu bloklar arasındaki ara bağlantılardan oluşan ve geniş uygulama alanlarına sahip olan sayısal tümleşik devrelerdir. Tasarımcının ihtiyaç duyduğu mantık işlevlerini gerçekleştirme amacına yönelik olarak üretilmiştir. Dolayısıyla her bir mantık bloğunun işlevi kullanıcı tarafından düzenlenebilmektedir. FPGA ile temel mantık kapılarının ve yapısı daha karmaşık olan devre elemanlarının işlevselliği artırılmaktadır. Alanda programlanabilir ismi verilmesinin nedeni, mantık bloklarının ve ara bağlantıların imalat sürecinden sonra programlanabilmesidir.
 
de10-lite-1.jpgVHDL (Very High Speed Integrated Circuit Hardware Description Language) sayısal devrelerin tasarlanması ve denenmesi amacıyla yaygın olarak kullanılan bir donanım tanımlama dilidir.

 
VHDL ile FPGA Tasarımına Girişi Eğitimi sınıf içi (yüz yüze) bir eğitim olup katılımcıların kendilerine ait NoteBook'ları ile eğitime gelmeleri gerekmektedir. Eğitim için gerekli donanım; Altera DE10-Lite olarak öngörülürken, eğitim için gerekli yazılımlar ise; Quartus II 13.1, ModelSim-Altera 10.1d olarak öngörülmektedir.
 
Gerçekleştirilen çalışmalarla ilgili olarak her eğitim günü katılımcılara, evde çalışma yapmaları için ödevler verilmesi hedeflenmektedir. Bu ödevlerin kapsamının, ilgili eğitim gününde yapılan çalışmanın birkaç adım ötesi olması düşünülmektedir. Her ders sonunda, kaynak kodlar ve önceden hazırlanmış ders özet dökümanı mail grubunda paylaşılacaktır.
 
Eğitim hakkında danışmak için: nsaral@cizgi.com.tr
Eğitim Programı
1. HAFTA - Çarşamba (3 saat, 18:00-21:00)

FPGA
- FPGA Nedir?
- FPGA Özellikleri
- Neden FPGA?
- FPGA'lerin Kullanım Alanları
- Programlanabilen Dizi Mantığı
fpga-ajanda.jpg- Modern FPGA Mimarisi ve FPGA'in Donanımsal Yapısı
- FPGA Çalışma Prensibi
- FPGA Üreticileri
VHDL
- VHDL Nedir?
- VHDL Tasarım Metodolojileri (Soyutlama Kavramı (Davranışsal Seviye, RT Seviyesi, Mantık Seviyesi, Donanım Düzeni Seviyesi))
- Genel VHDL Kuralları (Deklerasyon Kuralları (Entity-Port-Sinyal))
- VHDL Tasarım Bölümleri (Temel Anlatımlar (Entity, Architecture, Configuration, Package))
- VHDL Operatörleri (Mantıksal Operatörler)
Kullanılan Yazılımların Tanıtımı ve FPGA'in Programlanması
- Yeni Proje Oluşturma, Kodların Sentezlenmesi ve FPGA'e Program Yüklenmesi (Quartus II 13.1)
Sayısal Tasarımın Temelleri
- Mantık Kapıları (AND, OR, NOT, NAND, NOR, XOR, XNOR)
- Birleşik Mantık Devreleri (Adders (Half Adder, Full Adder))
Gerçekleştirilecek Uygulamalar:
- FPGA ile Mantık Kapıları Uygulamaları
- FPGA ile Half Adder ve Full Adder Uygulamaları

1. HAFTA - Cumartesi (4 saat, 14:00-18:00)
VHDL
- VHDL Nesneleri (constants, signals, variables)
- VHDL Veri Tipleri (bit, bit_vector, std_logic, std_logic_vector, integer, boolean, character, signed, unsigned)
- VHDL Operatörleri (İlişkisel Operatörler, Aritmetik Operatörler)
Sayısal Tasarımın Temelleri
- Birleşik Mantık Devreleri (Substractors (Half Substractor, Full Substractor), Comparators)
Gerçekleştirilecek Uygulamalar:
- FPGA ile Half Substractor, Full Substractor ve Comparators Uygulamaları
2. HAFTA - Çarşamba (3 saat, 18:00-21:00)
VHDL
- VHDL Tip Dönüşümleri
- VHDL Alt Tipleri
- VHDL Veri Tipleri (Arrays)
Kullanılan Yazılımların Tanıtımı ve Simülasyon Uygulamaları
fpga-3.jpg- Simülasyon Arayüzü Tanıtımı (ModelSim 10.1d)
- Simülasyon Akışı ve Hata Ayıklama
- Önceki Derslerde Yapılan Uygulamaların Simülasyonlarının İncelenmesi
Sayısal Tasarımın Temelleri
- Birleşik Mantık Devreleri (Encoders, Decoders)
Gerçekleştirilecek Uygulamalar:
- FPGA ile Encoder ve Decoder Uygulamaları

2. HAFTA - Cumartesi (4 saat, 14:00-18:00)
VHDL
- VHDL Nitelikleri (Ön Nitelikler, Kullanıcı Tanımlı Nitelikleri)
- VHDL'de Eş Zamanlı İfadeler (Process ve Block Kavramları, Sinyal Atamaları(Basit, Seçilmiş, Şartlı), Others Kullanımı, Generate İfadeleri)
Sayısal Tasarımın Temelleri
- Birleşik Mantık Devreleri (Multiplexer, Demultiplexer)
Gerçekleştirilecek Uygulamalar:
- FPGA ile Multiplexer ve Demultiplexer Uygulamaları

3. HAFTA - Çarşamba (3 saat, 18:00-21:00)
VHDL
- VHDL'de Sıralı Komutlar (İf, Case, Loops, Wait)
- VHDL'de Clock Kullanımı
- VHDL'de Alt Devreler, Alt Programlar ve Paketler (Component, Port Map, Package Kavramları ve Kullanımları)
Sayısal Tasarımın Temelleri
- Sıralı Mantık Devreleri (Flip-Flop)
fpga-4.jpgGerçekleştirilecek Uygulamalar:
- FPGA ile D Flip-Flop ve JK Flip-Flop Uygulamaları
- FPGA ile Clock Modül Tasarımı
- FPGA ile PWM Sinyal Üretim Uygulaması (DC Motor Hız ve Yön Kontrolü)

3. HAFTA - Cumartesi (4 saat, 14:00-18:00)
VHDL
- VHDL'de Alt Devreler, Alt Programlar ve Paketler (Generic, Function, Procedure Kavramları ve Kullanımları)
- VHDL'de Dosya Okuma ve Yazma İşlemleri

Sayısal Tasarımın Temelleri
- Sıralı Mantık Devreleri (Latches)
- Saklayıcı ve Sayıcı Devreleri (Register)
Gerçekleştirilecek Uygulamalar:
- FPGA ile Latches Uygulamaları
- FPGA ile Register ve Shift Register Uygulamaları
- ADC ve DAC Uygulamaları

4. HAFTA - Çarşamba (3 saat, 18:00-21:00)
Sayısal Tasarımın Temelleri
- Saklayıcı ve Sayıcı Devreleri (Counters)
Gerçekleştirilecek Uygulamalar:
- FPGA ile 7 Segment Display Uygulaması
- FPGA ile Up-Down Counter Uygulamaları
- FPGA ile İvmeölçer Uygulaması
- FPGA ile Haberleşme Protokolü Tasarımı (Alıcı ve Verici Modül Yazılımlarının Geliştirilmesi)

4. HAFTA - Cumartesi (4 saat, 14:00-18:00)
Gerçekleştirilecek Uygulamalar:
yusuf.jpg- FPGA ile UART Modül Tasarımı 

Eğitmen

 

Muhammed Yusuf Apaydın
2017 yılı haziran ayında, Marmara Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü'nde lisans eğitimini tamamlayarak mezun olmuş olup, halen aynı üniversitede Elektrik-Elektronik Mühendisliği Ana Bilim Dalı'nda, yüksek lisans eğitimine devam etmektedir. Çalışmalarına, savunma sanayii sektöründe faaliyet gösteren özel bir şirkette ar-ge mühendisi olarak devam etmektedir. Eğitim ve iş hayatı süresince, başta gömülü sistemler olmak üzere çeşitli konularda çalışmalar gerçekleştirmiştir.


2019 Java
396,63 KB
Lütfen bekleyiniz!